

* سئال: در برگیرنده اطلاعاتی از محیط اطراف است

Analog ← از کلمه Analogous به معنای تشابه گرفته شده است.
Digital

* صدای آنالوگ مانند گرامافون پیژندگاست ← مدار ولتاژ سازنده صدای اصلی است.
صدای دیجیتال مانند لوح فشرده (CD) ← سطح ولتاژ سازنده صدای اصلی است.

* یک سیگنال دیجیتال اگر ولتاژ یک بیت مثلاً از 5 ولت به 4.9 ولت کاهش یابد و هم بیت چون سطح ولتاژ را یک منطقی می خوانیم. در صورت تبدیل در سیگنال آنالوگ تغییر سطح ولتاژ از 5 به 4.9 تغییر گذار خواهد بود.

* مباحث مورد بحث:

1- ایجاد سیگنال های دیجیتال از مدوری آنالوگ دیجیتال:
به جز چند استثنای توان گفت که سیگنال اولیه ای که در اختیار داریم به صورت آنالوگ است و خروجی هم عموماً در جای استفاده خارجی به صورت آنالوگ خواهد بود.

که حجه سیاه که اطلاعات آن شامل صدای دیجیتال می هم داخلی برپایه است. عملاً حجه سیاه به صورت آنالوگ بود در صورت مدحتن برپایه Tape مربوط به هم در اثر سرمای میشن لزوم می مدحت. اکنون که به صورت دیجیتال است برای استخراج اطلاعات چه باید کرد؟ عملاً در اثر سرمای محیط ترازیستورهای که به بولای منقش یک 33 ولت تولید کنند، در می کنند. لذا باید آنرا اصلاح کرد.


2- انتقال سیگنال دیجیتال (ارسال):

مثلاً در مورد فایل صوتی MP3 ← فایل، آنتن، سازنده اسپیکر، فعال و ... را در حضور نمایش نشان می دهد ولی اطلاعات صوتی را باید به صورت جداگانه بخش کند.

III تغییرات مناسب در سیگنال دیجیتال نقل Digital Equalizer، پردازش تصحیح

IV درایت سیگنال های دیجیتال به طرز مناسب


* Gate: مداری است که عملیات منطقی و ادوی سیگنال های دیجیتال انجام می دهد



له این دیدگاه، ما کورسکوپیک (macroscopic) است. می خواهیم دیدگاه خود را اصلاح کنیم و در زیر تر و دقیق تر به مسأله نگاه کنیم (میکروسکوپیک (microscopic))

* اسفند دید ما کورسکوپیک:

- I سیگنال ورودی در مدت زمان ناچیز ($\Delta t \rightarrow 0$) تغییر ناگهانی داد.
- II سیگنال ورودی بدون فاصله از سیگنال ورودی ظاهر شده است (تاخیر آنرا در نظر گرفته شد)




* Positive logic:

در این منطق برای 1 منطقی ولتاژ +5 (یا 12) و برای 0 منطقی ولتاژ 0 (-5) را در نظر می گیرند. Negative logic برعکس Positive است.

مثال عینی برای منطق منفی بیت سریال RS232 که 1 منطقی ولتاژ -15، -12 و منطق منطقی ولتاژ 12، 15 را داراست.


Noise Margin *



حد تحمل در مقابل نویز مثبتی که می‌جویم
 ورودی و خروجی ما به صورت یک منطق
 تغییر می‌شود که برعکس بزرگتر باشد بگفته
 است.

در V_{OH} و V_{IL} در نظر گرفتن $NM \geq 1.5$ خوب است زیرا نویز بسیار توی لازم است، بتواند تغییر
 V_{OL} و مدار ایجاد کند.

Rise & Fall Time *




$t_r = t_2 - t_1$
 $t_f = t_4 - t_3$

تعریف: در مورد این در پارامتر تعداد است ولی در اینجا
 اینکه در داده می‌کنیم.

Fan-Out: خروجی یک لیت، چند لیت دیگر را می‌تواند تغذیه کند
 Fan-In: ورودی یک لیت، از چند جایی تواند گرفته شده باشد.

MOSFET *



در FET تأثیر میدان الکتریکی باعث روشن
 و خاموش شدن FET می‌شود و جریان اضافی
 نخواهیم داشت. در BJT که در Base
 یک جریان اضافی هم داریم.

Field Effect

Subject:

Year. Month. Date. ()

In P-N junction current is due to electrons & holes movements *

In NMOS current is due to electron movement from source to drain *

* در تئوری جایی source و drain قابل عوض شدن است ولی در عمل این پذیر نیست چون source ، substrate با هم به هم متصل می کنند.


* ترازیستور خاموش است $V_{GS} < V_T$

* ترازیستور روشن است $V_{GS} > V_T$

* قرارداد: از این به بعد فرضی بر این است که source و substrate به هم متصل هستند.

* تمامه بالا را در مورد PMOS می توان تقسیم داد. فقط باید قدر مطلق V_{GS} را مد نظر قرار داد.

* حالت های عملکرد NMOS :



I. قطع (Cut off) :

$$V_{GS} < V_T$$

$$I_D = 0$$

II. خطی (linear) :

$$V_{GS} > V_T \quad \& \quad 0 < V_{DS} < V_{GS} - V_T$$


$$I_D = K \left[(V_{GS} - V_T) V_{DS} - \frac{1}{2} V_{DS}^2 \right]$$

III. اشباع (Saturation) :

$$V_{GS} > V_T \quad \& \quad V_{DS} > V_{GS} - V_T$$

$$I_D = \frac{K}{2} (V_{GS} - V_T)^2 (1 + \lambda V_{DS})$$

در این رابطه I_D به دلیل درجه بودن معمولاً هر قدر می شود.
 توان ۲۰۰ و دی عبارت $(V_{GS} - V_p)$ به نسبت است چون با تغییرات درجه نیز عمل می کند
 و مانند یک سوئیچ حساس است.




Complimentary MOS:

*

با مدل CMOS در دنیای دیجیتال انواع دیگر تکنولوژیها از دور خارج شدند ولی در موارد آنا لول همچنان کاربرد دارند.

CMOS Inverter:


*



V_{SS} برای ground مدار است که با پتانسیل MOS ساخته می شود.

$V_{in} = 0 \rightarrow$ NMOS ~ off


$V_{in} = 0 \rightarrow V_{GS} = V_{DD} \rightarrow |V_{GS}| \gg |V_{T1}| \rightarrow$ PMOS on



پس فصل $V_{DS} = 0$ درست بوده اچنین نیست (این منطقی) $V_{out} = V_{DD}$ $R_{on} \downarrow$ PMOS ~ on

حالا حالت برعکس یعنی $V_{in} = 1$ را در نظر بگیریم.

$V_{in} = 1 \rightarrow$ NMOS ~ on $\rightarrow R_{on} \downarrow \rightarrow V_{out} = V_{SS}$ (منطقی)



حال بررسی دقیق تر از سیگنال های پروازیم.

شخصه دودی - خودی ($R_{on} \approx 0$)

① $V_{in} < V_{TN} \Rightarrow$ NMOS: cut off

PMOS: $V_{DS} = 0 < V_{GS} - V_T \Rightarrow$ PMOS: linear

② $V_{in} > V_{TN} \Rightarrow$ NMOS: $V_{GS} = V_{in}$

$V_{DS} = V_{DD} \Rightarrow$ NMOS: saturation

PMOS:

\Rightarrow PMOS: linear

از آنجمله هر دو ترانزیستور روشن هستند و مقاومت R_{on} های آنها را برشته اند و طبق قانون تقسیم ولتاژ می داریم .



$V_{DS} \uparrow$ و افزایش V_{in} اضافه می شود.

$V_{DS} \downarrow$ و افزایش V_{in} کاهش می یابد.

③ $V_{out} \approx \frac{V_{DD}}{2} \Rightarrow$ NMOS: $V_{DS} = \frac{V_{DD}}{2}$

$V_{DS} > V_{GS} - V_T \Rightarrow$ NMOS: saturation

PMOS: $V_{DS} = \frac{V_{DD}}{2}$

$V_{DS} > V_{GS} - V_T \Rightarrow$ PMOS: saturation

④ NMOS: linear

PMOS: saturation

② معکوس حالت

⑤ NMOS: linear

PMOS: cut off

① معکوس حالت

((10))


$V_{OH} = V_{DD}$, $V_{OL} = V_{SS} = 0$

$V_{IH} = V_T$, $V_{IL} = V_{DD} - V_T$

* مزایای CMOS :

• Full Swing

یعنی دامنه باره Noise Margin ثابت جاگایی دارد.



$V_{OH} = V_{DD} \Rightarrow V_{OH} \sim \max$

$V_{OL} = V_{SS} \Rightarrow V_{OL} \sim \min$

swing


• low Output Impedance

چون همواره تضمین می کنیم که این از ترانزیستور روشن باشد و ولتی خاموش باشد پس تاوان کم میزان کم R_{on} تلیل می یابد.

$V_{out} = V_{DD} - i_{out} * R_{on}$

هر چه رولتر باشد، میزان ولتاژ خودی استقلال بیشتری از جریان می یابد.

• Large Input Impedance



بیج جریان از لحظه قبل خود نمی کشد.

* مصرف توان در مدارهای CMOS: (Power Dissipation)


I. Leakage Current (Static)

حتی ترانزیستور در حالت خاموش نیز از خود جریان کمی عبور می دهد که با ولتاژ استقیم دارد. این جریان موجب آلفا توان می شود. static بودن آن یعنی استقلال آن از شل و بار و تغییرات ورودی مدار است.

$I_D = I_0 (e^{-\frac{q \cdot V_{GS}}{nkT}} - 1)$

II. Short Circuit (Dynamic)

در هنگام تغییر وضعیت بار در عبور از ناحیه ری 2 و 3 و 4 بار وجه به تغییر در V_{out} در





مقطع از زمان هر دو ترانزیستور روشن است و $V_{out} = V_{DD}$ تقریباً short circuit می شود
 در این برهه زمانی مقداری توان تلف می شود.

III. Switching (Dynamic)

هر مدار در قسمت خارجی خود به مدار دیگری متصل است که این طبیعت به صورت load می آید و آنرا از دو جنبهٔ مقاومتی و خازنی مدل می کنند. در CMOS به علت ابعاد نانو ورودی بالا عملاً مقاومت نیازی به محاسبه ندارد پس تنها این خازن است که در مدل می ماند.

در هر بار switch از پایه صفر ولت صفر به 1 می آید و این بار C_{on} را به اندازه C_{off} چل $T = R_{on} C$ طول می کشد، خازن شارژ و دشارژ می شود که ثابت زمانی آن T است و انرژی در آن تلف می شود.
 $(R + \frac{1}{j\omega C})$
 اگر دودک به صورت متقابل به مدار زیر اعمال شود، داریم:



$$E_1 = \int_0^{T/2} v(t) \cdot i(t) \cdot dt = C \int_0^{T/2} v(t) \frac{dv}{dt} dt = C \int_0^{V_{DD}} v \cdot dv$$

$$E_2 = \int_{T/2}^T v(t) \cdot i(t) \cdot dt = \dots$$

$$E_1 = \frac{1}{2} C V_{DD}^2 \quad E_2 = -\frac{1}{2} C V_{DD}^2$$

بر روی این مقادیر، تقادیر تلف شده اند و حاصل کاری هستند که مانده به انرژی در V_{DD} انجام داده است.

$$P = \frac{\frac{1}{2} C V_{DD}^2 + \frac{1}{2} C V_{DD}^2}{T} \Rightarrow \boxed{P = C \cdot f \cdot V_{DD}^2}$$

بهای کم کردن این توان تلف شده می توان به فاکتورهای این فرمول دست زد:

① V_{DD} : توان با بهای کم کاهش می یابد، ولی درازای آن Noise Margin کاهش می یابد.
 ② f : (چون اینک با voltage scaling ممکن است)


② f_c : اصولاً روند تکنولوژیکی به سمت افزایش فرکانس است و در Trade Off با f_{max} توان است.

③ f_c : هر چه f_{out} خروجی بیشتر باشد، C بالاتر می رود، می توان f_{out} را پایین آورد، می توان نحوه Process را بچینه کرد تا C را پایین بیاورد. پدیده دیگری نیز در C دخیل است که مرتبط با انتقال انرژی است. interconnect نیز دارد. با کوچک شدن مداره اولاً سیگنال ها کمتر شده اند، ثانیاً سیگنال ها به هم نزدیک تر شده اند.

فرمول قبل دارای نام «activity» است که بین محدودیت تغییر می کند. برای طراحی مدارهایی با توان پایین تنها فاکتوری که خارج از کارخانه قابل دسترس است، همین عامل α است. پایین آمدن تعداد switch به روشهای نرم افزاری یا طراحی سخت افزار، می توان α را پایین آورد.

$$P = \alpha \cdot f \cdot C \cdot V_{DD}^2, \quad 0 < \alpha < 1$$

* خازنهای load دارای انواع مختلفی هستند که در قسمتهای مختلف تراکتیستور قرار می گیرند، این خازنها به «خازنهای پارازیتی» معروفند.




- ① gain - source
- ② source - drain
- ③ gain - drain
- ④ gain - substrate

ترکیب این سه ظرفیت خازنی در بردار در بردی اعمال می کند:


$C_{in} = (W_p k_p + W_n k_n) C_{ox}$: PMOS
در این معادله W عرض کانال و k ضریب انتقال بار است.

$C_{in} = (W_p k_p + W_n k_n) C_{ox}$: NMOS

$$C_{in} = (W_p k_p + W_n k_n) C_{ox}$$



برای محاسبه C_{in} تغذیه از زمین فرغ می‌کنیم:



$$C_{in} = (W_n \mu_n C_{ox} + W_p \mu_p C_{ox}) C_{ox}$$


این معادله برای محاسبه تعیین سطح ترانزیستورها تأثیر جابجایی آن روی C_{in} است. برای کاهش خازنی این gate باید سایز ترانزیستورها کوچک‌تر شود.

برای محاسبه C_{out} باید ورودی و تمام منابع تغذیه صفر فرغ شوند:

$$C_{out} = C_{in} + C_{dp} + C_{dn} + C_{op} + C_{dp}$$

محدوده C_{in} و C_{out} بلند فرکانس کمتری در محدوده چند ده نانو فارادار را چکتر باشد: $C_{in} \text{ و } C_{out} < 1 \text{ pF}$

برای ما مطلب است که تأخیر خروجی حاصل باشد چون موجب افت ولتاژ می‌شود و نیز C_{out} و به حداقل می‌رسانیم زیرا در اصل آوردن به طبقه بعدی بار خازنی بر مدار تحمیل می‌کند. بر چرخه




$$Z_{out} = R_{out} + \frac{1}{j\omega C_{out}}$$

امپدانس به صورت در برود این دو ملیت مرتبط است:

Symmetrical CMOS Inverter:


توازن در ولت عبور کننده CMOS:



$$I_D = \mu_n C_{ox} \frac{W_n}{L_n} \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]$$

K_n : Device Transconductance
Process Transconductance

چون جریان I_D از ولتاژ است $\frac{W_n}{L_n}$ معادل با ولت
التریکی است $(= \frac{1}{R})$



- $W_n \uparrow \Rightarrow I_D \uparrow$
- $L_n \uparrow \Rightarrow I_D \downarrow$ (بسیار پراکنده تر \Rightarrow فضای نزدیک تر)
- $C_{ox} \uparrow \Rightarrow I_D \uparrow$ (بسیار process \sim خازن در واحد سطح)
- $\mu_n \uparrow \Rightarrow I_D \uparrow$ (تحمل الکترونی \uparrow)

$$\mu_n = (2-3) \times \mu_p$$

mobility نزدیک

Subject:

Year: Month: Date: ()

با توجه به آنکه $\mu_n = 2.5 \times \mu_p$ پس در یک معکوس کننده:


$$\left(\frac{W}{L}\right)_p = \left(\frac{W}{L}\right)_n \Rightarrow k_n = 2.5 k_p$$

که نشان دهنده هم سی زندگی رفتار آن تغییر می کند. برای حفظ متوازن $k_n = k_p$ پس:

$$k_n = k_p \Rightarrow \left(\frac{W}{L}\right)_p = 2.5 \left(\frac{W}{L}\right)_n$$


* محاسبه CMOS متوازن:

Symmetrical behavior in LOW \rightarrow HIGH and HIGH \rightarrow LOW



سرعت مشابه باشد فرق می کند پس متوازن بودن مدار این است. $I_{ON} = 2.5 I_{OP}$


Symmetrical behavior in V_{IL} and V_{IH}



$$\text{متوازن: } |\tan \alpha| = |\tan \beta| = 1$$

یعنی بین V_{OH} و V_{OL} تغییر سریع رخ می دهد. روی V_{OH} و V_{OL} تأخیری ندارد.

Symmetrical behavior in Noise Margin





$$\text{متوازن: } V_M = \frac{V_{DD}}{2}$$

استفاده از CMOS متوازن یک Trade off است بین: فضا \leftrightarrow اندازه متوازن

* در تکندهی هر چیزی که درست بایم باید ببینیم چه چیزی را خراب کردیم. همه چیز به سرعت Trade OFF است.

CMOS Inverter Dynamic Response

توضیح پدیده‌های معکوس کننده CMOS



① PMOS: off

NMOS: $|V_{GS}| = V_{DD}$, $V_{DS} = 0 \rightarrow$ linear

② جریان عبوری و تغییر دشار خود بخود می‌کند

$$-I_D = C_L \frac{dV_{out}}{dt}$$

زمانی که تغییرات بسیار سریع است

NMOS: $|V_{out}| > |V_{GS} - V_T| \rightarrow$ saturation

③ PMOS: off

NMOS: $|V_{out}| < |V_{GS} - V_T| \rightarrow$ linear

t_{PHL} : propagation delay high to low

$$V_1 = V_{OH}, \quad V_2 = \frac{V_{OH}}{2}$$

$$\Delta t = t_{PHL} = \frac{0.8 C_L}{k_n \cdot V_{DD}}$$

توجه به توضیح مدار به تغییر 0+1 داریم

$$d_t = -C_L \frac{dV_{out}}{I_D(V_{out})}$$

$$\int_{t_1}^{t_2} dt = -\int_{V_{out}-V_1}^{V_{out}-V_2} C_L \cdot \frac{dV_{out}}{I_D(V_{out})}$$

$$\Delta t = (t' - t_1) + (t_2 - t') = \int_{V_1}^{V_{OH}-V_T} C_L \frac{dV_{out}}{(V_{GS}-V_T)^2}$$

$$+ \int_{V_{OH}-V_T}^{V_2} C_L \frac{dV_{out}}{(V_{GS}-V_T) \cdot V_{DS} = \frac{V_{DS}^2}{2}}$$

$t_{PHL} \sim C_L \rightarrow$ خودن جزئیتر \equiv تا غیر بیشتر



$$t_{PHL} \sim \frac{1}{V_{DD}}$$

$t_{PHL} \sim \frac{1}{k_n} \rightarrow$ نسبت $\frac{W}{L}$ نسبت $\frac{W}{L}$ نسبت $\frac{W}{L}$ نسبت

$\frac{W}{L} \Rightarrow I_{Df} \Rightarrow$ تا تغییر \Rightarrow زمان رساندن \Rightarrow تا تغییر

Subject:



Year: Month: Date: ()



$$t_{PLH} = \frac{0.8 C_L}{k_p \cdot V_{DD}}$$

تراز لیندر ρ در شارژ خازن تعیین کننده است

Symmetric CMOS $\Rightarrow k_p = k_n \Rightarrow t_{PHL} = t_{PLH} \checkmark$



$V_{DD} = 5 \text{ V}$

Symmetric CMOS \square

$N = 4/2$

$C_L = 0.1 \text{ pF} \rightarrow A \cdot S/V \equiv F$

$k'_n = 80 \frac{\text{MA}}{\text{V}^2}$

$k'_p = 32 \frac{\text{MA}}{\text{V}^2}$

$$t_{PHL} = \frac{0.8 \times 0.1 \text{ pF}}{(80 \times 2) \times 5} = \frac{0.08 \times 10^{-12}}{800 \times 10^{-6}} = 0.1 \text{ ns}$$

Symmetric CMOS $\Rightarrow P = 10/2$

$$t_{PLH} = \frac{0.8 \times 0.1 \text{ pF}}{(32 \times 5) \times 5} = \frac{0.08 \times 10^{-12}}{800 \times 10^{-6}} = 0.1 \text{ ns}$$

$t_{PLH} = 0.25 \text{ ns} (= 2.5 \times t_{PHL})$

در مقیاس نبرد $(\frac{\omega}{k})_p = 4/2$ براد:

Trade OFF چند

V_{DD} : توان $P \sim V_{DD}^2 \quad \Leftarrow \quad t_p \sim \frac{1}{V_{DD}}$

C_L : در خروجی بارهاست $C_L \rightarrow \infty \quad \Leftarrow \quad t_p \sim C_L$

fan out: بارهاست fan out $\uparrow \quad \Leftarrow \quad t_p \sim \frac{1}{\text{fan out}}$

ولی اصولاً در پایین آوردن C_L اجماع نظر است

* محدودیت fan out

• Steady State Current Limit

$$I_{in} = \frac{V_{DD}}{R_{in}} \quad , \quad fan-out = \frac{I_{max}}{I_{in}}$$

□ تعداد واقعی

$$I_{in} = \frac{5V}{1 \text{ M}\Omega} = 5 \text{ }\mu\text{A} \quad , \quad fan-out = \frac{5 \text{ mA}}{5 \text{ }\mu\text{A}} = 1000$$



• Dynamic State Current Limit

چون لازم های شارژ و دشارژ در این حالتی (surge) می باشد

$$fan-out = \frac{I_{max}}{I_{surge}}$$

$$I_{surge} = 100 \text{ }\mu\text{A} \quad , \quad fan-out = \frac{5 \text{ mA}}{100 \text{ }\mu\text{A}} = 50$$



• Propagation Delay Limit


$$T_{max} = 0.5 \text{ ns} \quad , \quad fan-out = \frac{0.5 \text{ ns}}{0.1 \text{ ns}} = 5$$



* Pull-up رساندن سطح یک network به «یک منطقی»

Pull-down رساندن سطح یک network به «صفر منطقی»

فرم کلی یک CMOS gate:



۱- در شبیه بالا در اولین دو پیچ حالتی همزمان

روشن نباشند و نمونه VDD به GND

ارتقال انرژی می شود.

۲- اگر دو شبکه همزمان خاموش باشند، ورودی

شماره خواهد بود که به ازای هیچ ترکیبی از ورودیها

نابراین حالت رخ دهد.


۳- ترکیبی نداریم که در Pull-up Net همیشه از

PMOS و در Pull-down Net همیشه از NMOS


استاده کنیم.

NAND *

- ۱- حالتی که هر اتصالی باشد و انتخاب می‌گردد جدول ارزش را رسم می‌کنیم
- ۲- اگر I_1 و I_2 هر دو روشن باشد، در پایین باید روشن باشد




- ۳- در بالا باید با PMOS ساخته شود و در حالت غیر روشن دوری می‌گردد باید خروجی ۱ شود



- ۴- حال اتصالی می‌کنیم که حالتی باید از Short Circuit و Float خرد کنیم

۵- پاسخ CMOS NAND




$V_{OL} = 0$

$V_{OH} = V_{DD}$

Symmetric: $I_D = K_n \cdot \frac{W}{L} \cdot (\dots) \rightarrow \frac{W}{L} \equiv \text{نسبت ابعاد}$



I_1	I_2	V_{out}
0	0	1
0	1	0
1	0	0
1	1	0



* جای ستان بدون بیت NAND داریم:

$$I_D = K_n' \frac{W}{L} \cdot (\dots)$$

بیت الکتریکی به device transconductance



$$T_{\text{معادل}} = \frac{W}{L_1 + L_2} \leftarrow R_{eq} = R_1 + R_2$$

$$T_{\text{معادل}} = \frac{w_1 + w_2}{L} \leftarrow \frac{1}{R_{eq}} = \frac{1}{R_1} + \frac{1}{R_2}$$

$$2 \left(\frac{W}{L} \right)_p = 2.5 \left(\frac{W}{L} \right)_n$$

$$2n \left(\frac{W}{L} \right)_p = 2.5 \left(\frac{W}{L} \right)_n$$

حال بیت NAND برمی داریم:



دربای n درودی داریم.

$$\left(\frac{W}{L} \right)_p = 5n \left(\frac{W}{L} \right)_n$$

دربای بیت NOR داریم:


در اینجا به جای تعداد عناصر بیت NAND در سطح دیگر ثابت با سلاخ تعداد عناصر بیت NOR است معادل NAND را ترجیح می دهند.

* شماره ترانزیستور در CMOS و PMOS و سی ترانزیستور Bipolar با سلاخ معکوس می کنند. همچنین دلیل بهرینگی دارای NOT با سلاخ راست می توان مشاهده.



OR, AND *
AND = Invert of NAND
OR = Invert of NOR


لیت AOI (And-Or-Invert)



مستقیم موازی } $V_{out} = 0 \leftarrow A=B=1$ - 1
 $V_{out} = 0 \leftarrow C=D=1$ - 2

3- Network با این dual شبیه این است چون در هر لحظه فقط یک شبکه فعال است

A	B	C	D	Vout
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	1
0	1	1	0	0
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0



تابع $Z = \overline{AB + C}$ را با تکنولوژی CMOS رسم کنید

1- باید بینیم چه حالتی مدار صفری شود. انتخاب صفر برشده اند است.

2 $Z = 0 \rightarrow AB + C = 1 \rightarrow C = 1$


\downarrow
 $AB = 1 \rightarrow A = B = 1$

3- در مدار Pull down چون یک شدن C مقدار مدار صفری شود پس آنرا لحاظ می کنیم


4- A و B اگر هر دو یک باشند (حالت سری) مقدار مدار صفری شود.

5- AB و C مستقیم پس اینم موازی می کنیم

6- شبیه در مدار dual قیمت فعلی است.



تابع $Y = AB + C$ را با تکنیک CMOS رسم کنید.



روش ساده‌ای می‌بینیم که احتیاج به A و \bar{B} و \bar{C} در نتیجه ۳ معکوس کننده داریم پس ۱۲ لیت خواهد بود.

با توجه به تابع Y در مثال قبل می‌بینیم که $Y = \bar{C}$ خواهد بود یعنی تنها یک معکوس کننده داریم که ۸ لیت خواهد بود که جواب

بگفته خواهد بود.

از آنجایی که ترانزیستورهای ما نسبتاً معکوس می‌کنند سعی می‌کنیم بیشتر در منطق NOT کار کنیم. در حالت اطلاق تابع بر صورت AND و OR


بشد به احتمال زیاد کار کردن با معکوس تابع راحت‌تر است.

مثال ۹-۴: تابع را به درخت منطقی تبدیل می‌کنیم. نتیجه‌ای که برای NAND و NOR هستند دسته‌بندی می‌کنیم. آن هستند اما قسمت راحت‌تر است (درای NAND و NOR) داخل می‌کنیم و قسمت دیگر معکوس می‌کنیم.

لیت XOR

روش اول

$$A \oplus B = \bar{A}B + A\bar{B}$$



$$\bar{A}B + A\bar{B} = 0 \rightarrow \bar{A}B = 1 \rightarrow \bar{A} = B = 1$$

$$A\bar{B} = 1 \rightarrow A = \bar{B} = 1$$

8 Transistor + 2 Inverter = 14

Subject:


Year. Month. Date. ()

$$A \oplus B = \bar{A}B + A\bar{B} = \overline{\overline{\bar{A}B + A\bar{B}}} = \overline{\bar{A}\bar{B} \cdot \overline{A\bar{B}}} = \overline{\bar{A}\bar{B}} + \overline{A\bar{B}}$$

دو درجہ کا I

تلاش کی کہیں حدود بالزحالت OR یا NAND

نہ ہر حالت



$$8 \text{ Transistor} + 2 \text{ Inverter} = 12$$

Tri-State Gates

* نسبت کمی سه حالت

انواع خروجی سه حالت کلی تقسیم می شوند:

I. Totem Pole: خروجی آن همواره از حالتی 0 و 1 خارج نیست. بدترین

مثال آن Inverter است. در آن از زمین شلبدی

Pull-up, Pull-down در هر زمان فقط یک نقطه باید

یکی روشن باشد. دو خروجی از این نوع بهم بسته نمی شود.

II. Open Drain (MOS): در این حالت خروجی drain آزاد است و می توان به

کاری آن کرد. برای مدار Pull-down می توان از ترکیب

ترانزیستور و زمین استفاده کرد. برای مدار Pull-up

به یک مقاومت که در سر راه V_{DD} است می توان خروجی

آن را به هم متصل کرد. عمده ترین کاربرد آن در سیر


Interrupt است که چند دستگاه را به یک ورودی INT

وصل کنیم (Weired AND) که کمترین تأخیر را دارد.

دری Weired OR می توان از مقاومت در مدار Pull-down

استفاده کرد.

Weired And



III. Tri State: خروجی آن یک صفر (0) است، یک (1) است و

High impedance (Z) در آن می توان با عمل

باید Enable مدار را به حالت صدم برد. در این صورت


برای این مدار باید حتی لامپان حالتی دود به ∞ از دودی

متصل باشد.

دری به نیست \equiv حالت Z

Subject:


Year. Month. Date. ()




V_{in}	$En1$	$En2$	V_{out}	
X	1	0	Z	
X	0	1	$\overline{V_{in}}$	
0	1	1	Z	حالت شناور و استفاده در خروجی
1	1	1	0	
0	0	0	1	
1	0	0	Z	حالت شناور و استفاده در ورودی

این دو ورودی می توانند در حالت اول تمام نیازهای یک مدار سه حالت را ایجاد می کنند می توان کاری کرد که تنها در حالت اول ایجاد شوند.


CMOS Inverter With Tri-State Control



می توان مدار فوق را به صورت زیر نیز درست کرد که به سبب اینکه ورودی علاوه بر C_L خود باید یک ترانزیستور دیگری En را نیز تحمل کند، سرعت switch آن کمتر است.



در حالت‌های بسیار خاصی مدار به صورت زیر نیز درخواهد آمد.



دارد فوق از لحاظ تعداد ترانزیستور (۶ تا) بسیار بد است.

در حالی که مدار قبل از لحاظ ابعادش خروجی داریم:

ترانزیستورهای $R_{on} + R_{on}$

ترانزیستورهای R_{on}

با توجه به این شده که ابعادش خروجی این مدار کمتر است.

در هر دو حالت pull down و pull up در مدار.

مداری که بردی باید (بهی محاسبه ابعادش خروجی V_{in} را


صغری کنیم و تنها باید اختلاف باشد. در تقریبی می‌توانیم پس می‌توانیم

بزرگ کردن خازن به مدار R_{on} به مقدار فرض جریان زیاد و خروجی

CMOS Inverter می‌توان از مدار R_{on} استفاده کرد.


در هر حال مشکل از طراحی داخلی کیت معکوس شده CMOS

را حالت زیر نشان می‌دهند:





پس به طریقی برای ایجاد مدار Tri State می‌توان از خروجی

روبر استفاده کرد.





Bus switch / Bus



74244: Buffer/Line Driver

Cin ↓, Cout ↑

① بهترین کار در CMOS اینست که دردی float نباشد
 ② نسبت اول لزیرون یعنی منوس آنه ساده می گیریم پس
 همیشه طبقه آخر Tri State می گیریم





CMOS Switch & Transmission Gate

مخز و معکوس کننده Uni-Directional بسته برای

داشتن یک کنترل کننده جریانهای در طرفه از مدار و درود

استفاده می شود. مختصراً در عنصر NMOS و PMOS استقلال

از دردی و افزایش می کند چون:




Subject:


Year. Month. Date. ()

در مقاله درباره Transmission Gate ، 74245 داریم:


74245



Transmission Gate در این صورت است.



XOR. ☑




* معایب و نکات TG

⊖ Non-degraded rail-to-rail performance

در انتها در طرف محدودیتی وجود ندارد و متغیر با آستانه ورودی و خروجی در ورودی و خروجی PMOS و NMOS متغیر است.

⊖ Non-fault detectable due to partial performance

اگر یکی از خروجی ترانزیستور مسدود تنها یک مسیر ایجاد دارد و در حقیقت نمی تواند عمل کند و تشخیص آن دشوار است.



* وقتی خروجی عدول کند، مدار باید حساسیت خود را نسبت


به تغییرات ورودی از دست بدهد.

Feedback

در حال در NMOS همیشه از Source به Drain است.

در PMOS بالعکس باید در نظر داشت که جریان از V_{DD}

به سمت زمین می رود.



نوع N_0 و نوع N_1 $V_{in} = 0 \rightarrow$

$$V_{GS, P1} = V_{DD}$$

حالی خواهیم یک feedback ای داریم

که تغییرات در کم اثر تر کند.

$$V_{in} = V_{GS, N0} + V_x$$

$$V_{GS, N1} = V_{DD} - V_x$$

در این قسمت یک تقسیم توانی داریم

که در آن V_x محمول است. در اینجا

V_x را بدای کنیم. آنگاه برای روشن

کردن N_1 باید جریان $V_{GS, N1} = V_{DD} - V_x$

رسانا اعمال کرد (یعنی بالابری بود).

این عدد V_{ID} می گویند.

اصلی حالت $V_{in} = 1$ را در نظر می گیریم.

نوع P_0 و نوع P_1 $V_{in} = 1 \rightarrow$

$$V_{IU} = V_x - V_T$$

* محاسبات

I > $V_{in} = V_T + E \rightarrow N_i \sim on \xrightarrow{\text{نظیر}} |V_{DS}| < |V_{GS}| + |V_T| \rightarrow N_i: \text{linear}$

X.n. KVL: $N_i + N_f = V_{DD} \rightarrow N_f: \text{saturation}$

X.n. KCh: $i_i = i_f + 0 \text{ or } N_i: \text{off}$

از سلاخه تقارن $i_i = i_f$ داریم.

$$V_{iD} = \frac{V_{DD} + \sqrt{\frac{K_{N_i}}{K_{N_f}}} V_{TN}}{1 + \sqrt{\frac{K_{N_i}}{K_{N_f}}}}$$

بازگشتن KVL و KCh در V_{iD} داریم:

$$V_{iU} = \frac{\sqrt{\frac{K_{P_n}}{K_{P_p}}} (V_{DD} + V_{Tp})}{1 + \sqrt{\frac{K_{P_n}}{K_{P_p}}}}$$

* معادله مزتر روی V_{iD} :

• Transconductances $\frac{K_{N_i}}{K_{N_f}}$

این عامل بخاطر تقسیم تناوبتی است.

• V_{TN}


N_o : یادگشتن از آن یک ورودی جریس گذاشته می شود.

N_i : یادگشتن از آن ترانزیستور روشن می شود.

• V_{DD}

در تقسیم تناوبتی تأثیر مستقیم دارد.

این مدار چهارمی کند؟






Buffer !!!

Subject:

Year. Month. Date. ()

* باتری به تنهایی در load قدری لرزید بسیار ضعیف می شدند ، اما اگر از مدار جدا شوند و بار می شود که بهند شدت دارند . این امر در طراحی مدار شکلات زیگی ایجاد می کند .

به عنوان مثال در مدار گوشی موبایل داریم :




سبب تذبذب توسط op-amp می شود ، load از دیدی بتری برداشته شده و ولتاژ ها باتری در محدوده به بالاتر از 4.5 برمی گردد .

با اضافه کردن خاصیت پهنای باند به op-amp (تغییر آستانه حساسیت به کمک بازخورد) می توان رزدهمه خنثی کردن مدار جلوگیری کرد . مثلاً می توان پس از قطع شدن مدار توسط op-amp عمل مقابله با 4.7 انجام داد .

در اینجا ولتاژ 4.5 با Reference می سازد که به کمک ولتاژ خود باتری و مقادیر آنها در پدید آرنی می سازند .

در سال پیش از برای ضریب ۳، ضریب ۴ انتخاب می‌شود، نتایج به فرم زیر درمی‌آید.



$$t_{p3} = \frac{0.8 \times 10 \text{ pF}}{40 \frac{\mu\text{A}}{\text{V}} \times \frac{64}{2} \times 3.3 \text{ V}} = 1.89 \text{ ns}$$

$$C_{in3} = (64 \times 2 + 160 \times 2) \times 5 = 2.24 \text{ pF}$$

$$t_{p2} = \frac{0.8 \times 2.24}{40 \times \frac{16}{2} \times 3.3} = 1.7 \text{ ns}$$

$$C_{in2} = (16 \times 2 + 40 \times 2) \times 5 = 0.56 \text{ pF}$$

$$t_{p1} = \frac{0.8 \times 0.56}{40 \times \frac{4}{2} \times 3.3} = 1.7 \text{ ns}$$

$$C_{in1} = 140 \text{ pF}$$

$$C_{in2} = 4 \times 140 \text{ pF}$$

$$C_{in3} = 4 \times 4 \times 140 \text{ pF}$$

$$\text{Total} = 5.29 \text{ ns}$$

نتایج حکایت می‌کند.

در حال ارتقا به ۱ ns مدون‌تر باشد، ضریب را بسیار کنید.

$$C_{in2} = (W_{n2} h_{n2} + W_{p2} h_{p2}) C_{ox}$$

$$= \alpha (W_{n1} h_{n1} + W_{p1} h_{p1}) C_{ox}$$

$$= \alpha \cdot C_{in1}$$

در هر طبقه خازن ورودی α برابر می‌شود.

$$t_{p1} = \frac{0.8 C_{in2}}{K' \frac{W}{L} V_{DD}} = \alpha \left(\frac{0.8 C_{in1}}{K' \frac{W}{L} V_{DD}} \right)$$

طبقه اول

$$C_{in3} = \alpha C_{in2} = \alpha^2 C_{in1}$$

$$t_{p2} = \frac{0.8 C_{in3}}{K' \frac{W}{L} V_{DD}} = \alpha^2 \left(\frac{0.8 C_{in1}}{K' \frac{W}{L} V_{DD}} \right) = \alpha \left(\frac{0.8 C_{in1}}{K' \frac{W}{L} V_{DD}} \right)$$

چون طبقه دوم α برابر شده است، یعنی نیز α برابر شده است.

$$t_{p3} = \frac{0.8 C_L}{K' \alpha^2 \frac{W}{L} V_{DD}}$$

$$\frac{C_L}{C_{in1}} = y \quad \text{رض کنیم}$$

$$t_{p3} = \frac{y (0.8 C_{in1})}{\alpha^2 K' \frac{W}{L} V_{DD}}$$

$$T_{\text{total}} = t_{p1} + t_{p2} + t_{p3} = \left(2\alpha + \frac{y}{\alpha^2} \right) \left(\frac{0.8 C_{in1}}{K' \frac{W}{L} V_{DD}} \right)$$

Subject:


Year: Month: Date: ()

نتیج (داشتن ۳ طبقه) نشان می دهد که بیشترین رابطه در صورتی بدست می آید که رابطه

$$\frac{0.8 C_{in}}{k' \frac{y}{L} v_{DD}} = 0.42 ns$$

$$Z = 2x + \frac{y}{x^2}$$

بیشترین باشد $2x + \frac{y}{x^2}$



$$Z = 0 \Rightarrow 2x = \frac{-y}{x^2} \Rightarrow x = -\sqrt[3]{y/2} < 0$$

$$x \rightarrow 0^- \Rightarrow x \rightarrow +\infty$$

$$x \rightarrow 0^+ \Rightarrow x \rightarrow +\infty$$

$x \rightarrow +\infty \Rightarrow Z \rightarrow +\infty$ (فرض را بر این می گذاریم)

$$\frac{dZ}{dx} = 2 - 2\frac{y}{x^3} \Rightarrow x = \sqrt[3]{y}$$

$$y = \frac{C_L}{C_{in}}, \quad 3 = \text{تعداد طبقات} \Rightarrow x = \sqrt[3]{y}$$

$$y = \frac{10000 fF}{140} \approx 71 \Rightarrow x = 4.15 \Rightarrow T_{min} = 5.23 ns$$


با سه طبقه بربرترین زمان به تاخیر 1 ns دست یافت

* در حالت کلی، بیت می شود که بهترین تاخیر کمترین تعداد لایه ها، فرض طبقه ای e و بدست می آید.

$$\frac{C_{i+1}}{C_i} = e \quad \text{فرض طبقه ها}$$

$$\ln\left(\frac{C_L}{C_{in}}\right) = n \quad \text{تعداد طبقات}$$

تراشه ای به ابعاد 20mm x 20mm داریم. می خواهیم بدون آن سنبل clock را به وسیله



clock tree منتشر کنیم. فرض می کنیم 40,000 فلیپ فلاپ
 بدون تراشه وجود دارد (fan out). 3.3v و 500. فرض می کنیم
 C_{in} برای هر فلیپ فلاپ 25 pF در نظر می گیریم. تاخیر مسیری
 رساننده 2 $\frac{PF}{cm}$ است. 200 interconnect

Subject:


Year. Month. Date. ()

$$C_{FF, total} = 40 \times 10^3 \times 25 \times 10^{-15} = 1 \text{ nF}$$

$$C_{interconn, total} = 200 \times 2^{cm} + 2^{PF} = 0.8 \text{ nF} \quad \oplus \rightarrow C_L = 1.8 \text{ nF}$$

حال بی‌خبریم کاری کنیم که تولید کننده Clock، در خازنی تنها یک طبقه نلای را تحمل کند.
 انتظار؟ driver؟ قابل انجام است.

$$y = \frac{C_{load}}{C_{in}} = \frac{1.8 \text{ nF}}{25 \text{ pF}}$$



$$n = \lceil \ln y \rceil = 77 \text{ step}$$


* با افزودن تعداد طبقات می‌توان تأخیر را کم کرد ولیکن افزودن تعداد طبقات آجری می‌تواند کمک کند.

$$\text{طبقه } 3 \rightarrow T_{total} = \left(2x + \frac{y}{x^2} \right) \left(\frac{0.8 C_{in}}{K' \frac{v}{L} v_{DD}} \right)$$

$$\text{طبقه } n \rightarrow T_{total} = f(x, n) \left(\frac{0.8 C_{in}}{K' \frac{v}{L} v_{DD}} \right)$$

مکن است $f(x, n)$ تدریجاً تعداد ورودی‌ها را کاهش کند. برای همین معمولاً در یک سوی ظرفیت (C) تعریف می‌کنند و نه زمان انتشار را...

tapering *




Don't make the circuit faster than it needs to be *

- Area ↑
- Power ↑
- Signal Integrity ↓


با توجه به اینکه افزایش سرعت مدار، موجب بالا رفتن $\frac{di}{dt}$ و معادله فرکانسی درون مدار می شود و کیفیت سیگنال پایین می آید.

* اگر تعداد طبقات درست آمده زوج بود و یا منظم مردودتقر Non-Inverting باشد، ابتدا اول آخرین لیت مدار Driver را محلول کرده و این را محلول کننده؟ را هم می کنیم.




اگر شغل مدار را بشمار کنیم (مثلاً NAND، AND) می توان تغییر دادن فرایب این لیتهاست به مقصد برسیم.

Pin Driver *




در داخل مدار اصلی، باید مداری برای بر Pin وجود داشته باشد. Pad و Pin را interconnect و Drive کند و نیز بتواند load خارجی را نیز درست کند.

باید روشن از این مدار می کنیم یک Driver مناسب بسازیم، بجای اینکه اینها را انجام دهیم تغییرات زیر را انجام می دهیم.




I. \leftarrow پهنای AND و OR را به پهنای \leftarrow گاتر NAND و NOR به کمک قانون دوگان تبدیل می کنیم. (pushing bubble)



II. \leftarrow گیت مدار اولیه Inverting است یعنی $V_{out} = \overline{V_{in}}$ پس با عبور کردن ورودی، می توان آنرا به Non-Inverting تبدیل کرد که مطلوب است.

III. \leftarrow خازن ورودی نسبتاً پایین است در حالی که load خارج زیاد است این تقاد استفاده از روش tapering را بجز می آورد پس مسیر لایه Inverter استفاده می کنیم.





در روند همواره یک در متعلق لایه از زمان هر دو تراژکتیو روشن هستند $t_{p,nand} > t_{p,nor} \Rightarrow$

در روند یک همواره در متعلق لایه از زمان هر دو تراژکتیو روشن هستند $t_{p,nand} < t_{p,nor} \Rightarrow$

IV. \leftarrow برای حل مشکل فنر، لایه مدارهای Break Before Make استفاده می کنند در حقیقت به لایه feedback، از بروز حالت روشن هر دو تراژکتیو اجتناب می کنیم (OR به حتی یک ورودی حساس است دندونه سطح می دهد).

Subject:


Year. Month. Date. ()



حال می توانیم یک Inverter را در اول این مسیر feedback را درست کرد.

* با این مسئله ما در دست آوردن اجینان در pad driver در trade-off می شود.

- تغییر
- اضافه شدن ورودی
- دودی بیشتر \rightarrow سایر لیته ها با توجه به $\frac{W}{L}$ برای n و p بالا می رود.




شکل مدار pad-driver

در جای مدار ورودی با توجه به V_{in} داده شده وضعیت A, B, C, D و V_{out} را رسم کنید.


$$E_n = 1, t_{PLH} = t_{PHL}$$

$$t_{P,nand} = t_{P,nor} = t_{P1}$$

$$t_{P,inv} = t_{P2}$$




* برای هر مدار که دارای تاخیر است، همانتر سرعت که مدار محدود است؟
 در مددی است که خروجی نباید تغییر کند و طبق مددی تغییر کند. در غیر
 اینصورت خروجی از مددی تغییر می کند.
 stable مثل خروجی هر طبقه اجازه تغییر. مددی را می دهد.



feedback موجود در مدار نیاز به وقت بیشتری دارد.
 برای مددی می میرگیت باید وقت کرد که مددی قبل از
 ثابت شدن خروجی تغییر کند که این شامل feedback که به عنوان
 مددی استفاده می شود نیز می شود.

$$\text{Frequency} = (\text{Delay})^{-1}$$



مددی مددی می سه لیت بالا فرکانس کاری $\frac{1}{10 \text{ ns}}$ است ولی
 برای مددی لیت پایین سه لیت را بستم مددی فرکانس
 کاری فرق می کند. برای محاسبه توان پس از محاسبه

فرکانس کاری توان را از فرمول $P = f \cdot C_L \cdot V_{DD}^2$ می آوریم. توان کل مدار از مجموع مصرف
 توانها بدست می آید.

* چقدر توان $P = f \cdot C_L \cdot V_{DD}^2$ به ظاهر از ساختار مدار منتقل است؟

V_{DD} : به مدار تحیل می شود.

C_L : از طبقه بعدی تحیل می شود.

f : به مددی بستگی دارد.

پس در این است که این فرمول برای محاسبه توان switch است بدون توجه به توان static که در مدار

تراز است. در جریان leakage (که به توان تغییر حالت


low - high و بالعکس وابسته است.)

* در مدار می چند طبقه C_L چگونه بدست می آید؟

$$C_L = C_{in} + C_{interconnect}$$

ظرفیت خازنی در واحد طول x طول

* چقدر می توان C_{in} بار را بدست آوریم؟




$$C_{in,A} = (W_{PA} L_{PA} + W_{NA} L_{NA}) C_{ox}$$

$$C_{in,B} = (W_{PB} L_{PB} + W_{NB} L_{NB}) C_{ox}$$


$$C_{in} = C_{in,A} + C_{in,B}$$

به اندازه ای که ورودی C_{in} را می کشیم

* در مدار Pin Driver در حالتی که در ترانزیستور خاموش است تنظیم خروجی چیست؟





و به همین دلیل خازن خروجی با C_L ملل می شود و در نتیجه قطع در ترانزیستور و با شارژ ویا دشارژ آن خازن V_{out} تقریباً ثابت می ماند.



* متغیر t_{PHL} و t_{rise} و t_{PHL}

تقریب t_{PHL} و t_{PHL} در خروجی است
 propagation delay یعنی زمانی که ورودی تغییر می کند - 50% خود برسد، تا زمانی که خروجی تغییر می کند - 50% خود می رسد.

* می کشیم زمان t_{PHL} و t_{PLH}



در t_{PHL} از C_L خازن load

$$e^{-\frac{t}{RC}} = 50\% \rightarrow t_1?$$

به همین دلیل خازن زمان است (RC)



* یک مدار می تواند سه حالت داشته باشد:

- ① هیچ حالت پایداری ندارند. (Astable)
- ② یک حالت پایدار دارند. (Monostable)
- ③ دو حالت پایدار دارند. (Bistable)


Monostable *

Generates a pulse of predetermined width.

one-shot



مضرب پس از مدتی از پیش تعیین شده در t_d است.



در steady state خازن مانند مدار باز عمل می کند.

و این قضیه تا تغییر گیت داریم.

① ولتاژ در سر خازن از V_{DD} شروع می شود.

می رود و خازن با تغییر ولتاژ در سر خازن

متادیت می کند و ولتاژ در سر خازن آن V_{DD} می شود.

$$i = C \frac{dv}{dt}$$

حال با توجه به مدار RC داریم مدار

خازن با $T = RC$ شارژی کند.

در استند تحریک inverter به نقطه

P% باشد با توجه به معنی تحریک $e^{-\frac{t}{RC}}$

داریم:

Subject:

Year. Month. Date. ()

موضن بایس خروجی وابسته به: ① ظرفیت مخازن (C)

② میزان مقاومت (R)

③ حساسیت معلوس کننده (V_{IH} و V_{IL})

در مقابل در مدار one-shot :


• مدار دومی در تاز را به 2.500 می رساند که اصلاحی نیست

• مدار دومی به دو ولت پاسخ می دهد در حالی که مدار اولی به یک ولت پاسخ می دهد که کمتر است



Astable *

No stable condition, oscillates between 0 and 1



oscillator d



با داشتن تعداد فرد معلوس کننده و به کمک تاخیر آن لینک می توان فرسایند ساخت



ولتاژ مخازن در لحظه تغییر:



$$V_C = V_{out} - V_A = V_{OH} - P \cdot V_{OH} = (1-P) \cdot V_{OH}$$


(P درصدی از V_{OH} به inverter تغییر دردی

و احساس می کند)

Bi stable *

Has two stable conditions

انواع فلپ فلاپ



* در عملکردی CMOS برای داشتن N ورودی 2V ترانزیستور مورد نیاز است. لایحه برای کم کردن این تعداد به منطق Pseudo NMOS میگویند. این تقسیم بندی به نکات زیر منتهی شد.

* شماره Pull-up روشن است و شماره Pull-Down روشن باشد. تعداد قابل ملاحظه است می شود. برای همین از یک Pull-Up صغیر استفاده می کنیم ($\frac{1}{2}$ پایین - ولت بالا)

مزایای Pseudo NMOS *


- تعداد ترانزیستورهای مورد نیاز $N+1$ است که در تعداد بالا قابل ملاحظه است.
- خازن ورودی کمتر می شود.

معایب Pseudo NMOS *

- با توجه به تقسیم متادستی بین pull-up و pull-down محدوده swing کم می شود و V_{OH} تغییر می کند (non rail-to-rail)
- به علت روشن بودن هر دو شبکه وقتی که خروجی Low باشد، جریان اشتباه بالا برده، مصرف توان بالا می رود. برای تعادل با این منظور اندازه PMOS را کوچک کنند.
- در آنجا محدودیت ساینر NMOS تقبلی می دهند.
- شتاب و مشارکت خازن با سرعت تغییر می کند. ولی با توجه به کوچک کردن اندازه PMOS سرعت شارژ بسیار بالاتری رود. پس تعادل $H \rightarrow L$ بسیار می خورد. تاخیر t_{PLH} بسیار بالاتری رود.

Subject:

Year. Month. Date. ()



CMOS Dynamic Logic *

در این روش اسیت به دست می آید
 Pseudo NMOS کنترل pull-up
 در دست سگنال CLK می دهد
 این سگنال در فاز دوم شبیهی
 الای کند.


* فازهای Clock

Precharge

در آن $CLK=0$ است و خروجی روی «1» تنظیم می شود. در آن فاصله ورودی تغییر می کند در حالی که ترانزیستور بین مسیر اتصال $V_{DD} - GND$ واقع می کند.

Evaluation

در آن $CLK=1$ است مسیر Pull-up قطع می شود. بسته به حالت های ورودی می تواند در شبیه Pull-Down دو حالت «0» و «2» رخ دهد.
 در شبیه Pull-Down خازن های پارازیتیکی وجود دارد که شارژ می شود پس در حالت «2» با خازن های شارژ شده ای داریم که امیدواریم خروجی را «1» کنیم
 در این حالت ورودی اجازه تغییر ندارد. حالت زیر را فرض می کنیم:



خازن های N_A شارژ شده اند و نمی توانند خروجی را
 بیاک ببرند (به تغییر A پاسخ می دهند) در حالت
 نامعلوم می روند.

Subject:

Year. Month. Date. ()


* در فاز Pre-charge خروجی سمپله یک است .
 در فاز Evaluation خروجی معتبر (valid) است
 (برعکس مداری CMOS معمولی که به ازای تغییر خروجی خروجی سمپله ثابت است)

* مزایای Dynamic CMOS

- $N+2$ ترانزیستور (البته از Pseudo NMOS کمی بیشتر است)
- rail-to-rail
- توان استاتیف کمی دارد.

* معایب Dynamic CMOS


- پیچیدگی طراحی ← محدودیت تغییر درودی ؟ محدودیت توان برداری خود چیه ؟
- پیچیدگی آزمون ← عدم امکان تغییر فرکانس clock
- ناپایداری خروجی در زمان محدود ← بستن خازنهای بار و تثبیت
- cascading problem ← می توان این مدار را نسبت به هم نسبت
- حالت 2 در خروجی اولی
- اگر clock آنها مشترک باشد، هر دو همزمان به
- فاز Evaluation می رود، که خروجی اولی در آن
- تغییر می کند، در حالی که سگویی دومی به عنوان درودی
- به کار می رود و نباید تغییر کند



آیا می توان تغییر clock این مثل را حل کرد؟

Subject:

Year. Month. Date. ()




* Domino Logic (راه حل اول)
 خودی در فاز Precharge برپایه است
 است اگر این خودی صفر باشد می توان
 این مدار را به مدار بعدی منتقل کرد. چون
 در حالت Evaluation تغییر 1 به 0
 موجب است پس با افتادن ورودی
 معکوس شده CMOS به خروجی می توان
 این سلسله را حل کرد. به این ترتیب
 مجموع Domino اطلاق می شود.

مزایای Domino Logic

- Only Non-Inverting ☺
- High Speed ☺
- N+4 Transistors ☺


* راه حل دوم



مهمترین ایراد این روش این است که معکوس کردن clock تاخیر دارد. در نتیجه در سطحی مراجع
 هر دو طبقه را یک حالت خوانند بود که با تغییر ورودیها در خود آنها مشکل ایجاد می شود.

Subject:

Year. Month. Date. ()





* راه حل سوم
در طبقه دوم از لیتی استفاده
شده که برعکس لیت طبقه اول
به خازن و البته لیت ولی به
واسطه استفاده از PMOS
از نظر مساحت از طبقه اول بسیار
بزرگتر است.

pre charge evaluation ← CLK = 0
evaluation pre charge ← CLK = 1

Subject:

Year. Month. Date. ()

Ebersmol مدل - BJT ترانزیستور *




$I_C = \alpha_F \cdot I_F$

$I_B = I_E - I_C$

I_{ES} : جریان امیتر در آستانه روشن شدن ترانزیستور


I_{CS} : جریان کلکتور در آستانه روشن شدن ترانزیستور

$\alpha_F = \frac{\beta_F}{1 + \beta_F} \approx 1 \Rightarrow I_E \approx I_C$



$\alpha_R = \frac{\beta_R}{1 + \beta_R} \ll 1 \Rightarrow 0.1 \sim 0.2$

BJT در VTC نمودار *



در اشباع $V_{CE} = 0.2V$

$V_{CE} = 0.7V$

$V_{IH} \sim R_B, R_C, V_{BE}, \beta$


در اشباع کمترین V_{OL} داریم

* در NAND، V_{OL} میسرایی زیاد شده و V_{IH} نیز 0.2V اضافی شود. دلالت خودی و پروردناجی از Fanout می باشد. (به جایی که از آن می کشیم بستنی 0.2V)

Subject:

Year. Month. Date. ()

RTH و گیت‌های RTH Inverter * (Resistor-Transistor Logic)




$$V_{CE} = 0.2 \rightarrow I_C \approx \beta I_B \text{ saturation}$$

$$V_{CE} > 0.2 \rightarrow I_C = \beta I_B \text{ linear}$$

$$V_{in} = 0 \rightarrow I_B = 0 \rightarrow V_{BE} = 0 \rightarrow V_{out} = V_{cc}$$

$$V_{in} = V_{cc} \rightarrow V_{BE} = 0.7 \text{ V} \rightarrow V_{out} = V_{cc} - I_C \cdot R_C$$

به محض اینکه از این گیت جریان کشیده شود، V_{out} به شدت افت می‌کند.




$$V_{OH} = V_{cc}$$

$$V_{OL} = 0.2$$

$$V_{EH} = 0.7$$

عوامل مؤثر بر V_{EH} : $V_{BE_{max}}$ (≈ 0.8), β , R_C , R_B

R_B باید طوری طراحی شود که از $V_{in} = V_{cc}$ ($\approx 5 \text{ V}$)، V_{out} کمترین مقدار ممکن را داشته باشد. همین مقدار ترازیستور باید در حالت اشباع قرار گیرد، پس $V_{out} = 0.2$ خواهد بود.




NOR □

P4PCO

Subject:

Year. Month. Date. ()



NAND


طراحی طراحی می کنیم. R_{BB} و $V_B = V_{cc}$ مقدار
 $V_1 = 0.25$ شد، پس برای $V_A = 0.94$ ترانزیستور
 بالا اشباع شده و در نتیجه $V_{out} = 0.4$ می شود.
 از همین نکته می توان نتیجه گرفت که V_{oh} وابسته به تعداد
 ترانزیستور (در دریا) است.
 همچنین V_{in} نیز به تعداد دریا بستگی دارد و در آن مدار
 تعداد نیز وجود دارد.

• ایجاد بزرگ تا R_{Th} نهایی این است که ولتاژ خروجی وابسته به fan-out است زیرا:

$$V_{out} = V_{cc} - I_{out} \cdot R_c$$

R_{Th} with Active Pull-up *

جای رفع مشکل ذکر شده،
 R_{Th} دارد و به اطلاع شد.



در این خانواده، خروجی از امپدانس بالا گرفته می شود، نه از ظرفیت.

$V_{in} = 1 \Rightarrow Q_1 \sim \text{sat} \rightarrow V_{out} = 0.2 \text{ V} : \text{low}$
 $Q_2 \sim \text{cut off}$
 $Q_3 \sim \text{sat}$

نرمت این مدار است که جریان که از R_{c1} عبور کند محدود شده است.


Subject:

Year. Month. Date. ()


$$V_{in} = 0 \Rightarrow Q_1 \sim \text{cut off} \rightarrow V_{out} = V_{cc} - 0.7$$

$$Q_3 \sim \text{cut off} \rightarrow V_{out} = V_{cc} - 0.7 - (R_C + R_{B1}) I_{B1}$$

ملاحظه کنید در این مدار خروجی V_{out} نسبت به V_{cc} کمتر است به دلیل افت ولتاژ در R_C و R_{B1} به دلیل جریان I_{B1} که از V_{cc} می‌کشد. این مدار می‌تواند به عنوان یک درverter با V_{out} معکوس V_{in} عمل کند. همچنین در این مدار V_{out} همیشه کمتر از V_{cc} است.



(Diode-Transistor Logic) DTL



مشکل اصلی تکنولوژی RTL این است که ورودی جریان می‌کشد. ولت 1 به منظور رفع این مشکل تغییر شده است. ولت این لیت اینست که در حالت $V_{in} \uparrow$ پس جریان (جریان بیابا به دلیل I_S) از ورودی کشیده می‌شود.

$$V_{in} = V_{cc} (5V) \Rightarrow D1 \sim \text{off}$$

$$D2 \sim \text{on}$$

$$Q \sim \text{on}$$

$$\rightarrow X = 1.4V, V_{out} = 0.2V$$

$$V_{in} = 0 \Rightarrow D1 \sim \text{on}$$


$$D2 \sim \text{off}$$

$$Q \sim \text{cut off}$$

$$\rightarrow X = 0.7V, V_{out} = V_{cc}$$

Subject:

Year. Month. Date. ()



VTC


$$V_{OH} = V_{CC}$$

$$V_{OL} = 0.2$$

$$V_{IL} = 0.7$$

$$V_{IH} = 0.8$$



NAND



* معایب و مزایای DTh

- ⊙ almost zero input current when input = high
- ⊙ anding is easy!
- ⊙ narrow noise margin
- ⊙ long delay

برای حل معیب DTh کاری نمی توان کرد قطعی توان آنها جایز کرده از چیزی دور کنیم:




خازن موجود بین Base و Emitter به اندازه 0.8V شارژی شده به هر لحظی دشارژ نمی شود. این عامل تا خمیر زیاد این تندتردی است. برای حل این مشکل مقاومت دسیبر

Subject:



Year. Month. Date. ()

دستار نامه باید قلم داده شود.



احتیاج V_{BB} - بهترین بر است

* اینده گفته می شود ترانزیستور؟ ذاتاً *Invert* می کند بر شرطی است که خروجی را از *Collector* (دورین) می گیریم. اگر خروجی را از *Emitter* (سویچ) بگیریم در این صورت ترانزیستور *Buffer* کرده است.




Subject:

Year. Month. Date. ()

(Transistor - Transistor logic) .



T.T.h *
در

DT.h دارای می گویم. در وقتی ورودی high است میزان جریان که از ورودی می کشیم



صرفاً باشد
با توجه به اتصال « P-N » می توان در دید
و برای ترانزیستور مدل که

همه از حالت اشباع این ترانزیستور باید
استفاده کرد تا در طول دوران ولتاژ 0.2 v
باشد و ترانزیستور در دم خاموش باشد.




ترانزیستور در حالت اشباع دارای $V_{BE} = 0.8$ است

- ① Q_i : saturation
 Q_o : cut off
- ② $V_i = 0.5 v \rightarrow$ آستانه روشن شدن
- ③ $V_i > 0.5 v \rightarrow$ Q_i, Q_o : active , هر چه جایی از R_c است این
- ④ $V_i = 0.6 v \rightarrow$ $V_{oh} = V_{BE} - V_{CE} = 0.8 - 0.2 = 0.6$
- ⑤ Q_i : cut off , Q_o : saturation
در حالت Reverse Bias


در T.T.h با توجه به مدل معرفی شده ، ترانزیستور مدل می تواند Reverse Bias باشد ، با توجه به
 αR کوچک آن جریان می از کلکتور Q_i خارج خواهد شد.

Subject:

Year: Month: Date: ()




Forward Bias



Reverse Bias


مهره‌ها:

* معایب و محاسن TTL نسبت به DTL




Area کوچک شدن ☺

پهنای زمانی کمتر مدار (transient response) بدون نیاز به مسیر دستار ☺




Fanout بیشتر می‌شود چون جریان ناشی از ترانزیستور از ورودی کمتر است ☺



در مقابل نویز که اسباب پذیرش ☺

NAND ☑


الریلی از ورودی‌های A، B و C در سطح low باشند، مدار پهنای همزمان پس می‌دهد.




Subject:

Year. 84 Month. 10 Date. 3 ()

* مقایسه نسبتی سرعت TTL, DTL *



$$I_{\text{discharge}} = \frac{V_{BE(\text{sat})}}{R_{\text{dis}}} = \frac{0.8}{5k} = 160 \mu\text{A}$$



$$I_B = \frac{V_{CC} - V_{BE} - V_i}{R} = \frac{5 - 0.8 - 0.2}{2k} = 2 \text{ mA}$$

$$I_{\text{discharge}} = I_C$$

$$I_C = \beta I_B = 50 \times 2 = 100 \text{ mA}$$


$$\frac{100 \text{ mA}}{160 \mu\text{A}} = 600$$

⇒ از نظر سرعت ⇒ DTL از TTL

* مدار TTL با خروجی totem-pole *

خروجی آی totem-pole


مقاومت دارای خروجی 1 و 0 بستند



Input BJT's Drive Totem-pole
OR
Input Diodes Splitter Output

Subject:

Year. Month. Date. ()




① $V_A = 0 \rightarrow Q_1: \text{sat} \rightarrow V_{BE} = 0.2 \text{ v} \rightarrow Q_2: \text{cut off}$
 $\rightarrow Q_4: \text{cut off}$
 $\rightarrow Q_3: \text{on}$

$\rightarrow V_{OH} = V_{CC} - V_{BE} - V_{Diod} = 3.6$

در حالت V_{OH} خروجی می‌گردد (به اندازه یک دیود کم شده است).

② $V_A = 0.5 \text{ v} \rightarrow Q_2: \text{sat}$

از R_D و R_C با هر یک بگیریم تا I_{B4} و I_{B3} دیودتر به جدی برسند که Q_4 روشن شود. R_C و R_D با هر یک بگیریم تا I_{B3} زدوتر Q_3 را خاموش کند پس با تقسیم R_D و R_C می‌توان این زمان را تنظیم کرد.



④ $V_A = 1.4 \text{ v} \rightarrow Q_4: \text{sat}$ و $Q_3: \text{sat}$
 0.8 0.8

⑤ $V_A = ?$ چایی که Q_3 قطع می‌شود و Q_4 دست زدن شدن خلاصی گیرد.

حالا تست دید در این مدار چیست؟ باید چه برایشه دی V_{OH} تاثیر منفی می‌گذارد. بهای که Q_4 اشع است، از دیود نباشد طای خاموش بودن Q_3 ولتاژ طلعه Q_2 به زیر 0.9 v باشد، در طای روشن بودن Q_4 ولتاژ استر Q_2 باید 0.8 باشد.

Subject:

Year. Month. Date. ()

نشان دیندی و ورودی چیست؟

این دیندی می حفاظتی (protection) نام دارد. ورودی پایین 0 تا 0.5V
حرکت کند اگر جریان بالا تر برود اتفاقی نمی افتد اگر ولتاژ پایین تر از 0 برود
(Noise) وقتی که 0.7 - برسد اجازه نمی دهمند ولتاژ ورودی پایین تر
برود اگر پایین تر برود ، جریان زیادی که RB می خورد و I آن بسیار بالای ورود
مدار می خورد.

مبادرت این مدار در Datasheet در ستون Absolute Maximum Rating

نوشته می شود، به عنوان مثال:
Max: $V_{cc} + 0.7V$
Min: $V_{ss} - 0.7V$

نشان محافظتی دیگر این دیندی در برابر الکتریسیته ساکن (Electro Static Discharge)
است. (چپ 7400 جاری 6 عدد از این مدار است)

* محاسبه R_D و R_C با داشتن V_{out}

* Fan Out :

I_{OH} : Low ورودی \Rightarrow جریان خروجی وقتی که خروجی high است

$I_{OH} \sim R_{cp}$ \rightarrow محدودیت اعمال می کند I_C سی R_{cp}

$I_{OH} \sim R_C$ \rightarrow محدودیت اعمال می کند I_B سی R_C برای Q_2

I_{OL} : Q_4 sat \Rightarrow high - ورودی \Rightarrow جریان در خروجی وقتی که خروجی low است


$I_{OL} \sim R_C$] تقسیم جریان در I_B برای Q_4 تحت تأثیر آنست \rightarrow

$I_{OL} \sim R_D$

$I_{OL} \sim R_D$

تا وجهی بر اینکه زمین می کشیم لایه قبل هم از زمین قطع باشد \rightarrow
 R_B باید به خوبی تنظیم شود که جریان لازم تأمین شود

I_{IH} : جریانی که این خانواده وقتی ورودی low (0.2V) است از طبقه قبل می کشد



$$Fanout = \frac{I_{OL\ max}}{I_{IH}}$$

بیشتر ساخت ما روی DTH نسبت به RTH این بود که وقتی ورودی high است هیچ جریانی از طرف قبل کشیده (source) I_{IH} همان که برای کشیدن به سببی که ورودی آن

high است جریانی لازم دارد و در آن محدودیت تعداد ورودی (fanout) مطرح نیست

در سطح fanout یعنی از زمانه های موجود در این مدار است

* توان استاتیکی مدار :

$$P_H = I_{OH} \times V_{cc}$$

$$P_L = I_{OL} \times V_{cc}$$

$$\Rightarrow P_{avg} = \frac{I_{OL} + I_{OH}}{2} \times V_{cc}$$

Subject:

Year. Month. Date. ()


* در مجموع توان مصرفی در Fanout در TTT وابسته به مقاومت است. پس از این نسبت پایه 7400 می توان به سمت توان پایین میلی کورد (نسبت 74100) که این بار 10 برابر کردن تمام مدارها صحت می پذیرد ولی Fanout (به سمت تغییر و کاهش I_{Ox} پایین می آید) ایجاد دیرین مدار امنیت که خازنی ترانزیستور برای ستاره و ستاره تحت مدارهای RC قطاری لیند در بالا رفتن R در آن $T = RC$ بالای رود و تا آخر آنها افزایش می یابد
 L : low power

74L00 → R ↑ one order of magnitude → Fanout ↓
 ↓ transient response ↓

* برای میلی کورد به سمت سرعت بالاتر نسبت به نسبت پایه 7400 (نسبت 74H00) که این بار 1/10 برابر کردن تمام مدارها صحت می پذیرد و Fanout نیز یکجور می آید، اما صرف توان بسیار بهتر خواهد شد.

74H00 → R ↓ one order of magnitude → Fanout ↑
 ↓ static power ↓

* مجموعه ترانزیستورهای دارنسلیتون




$$I_B \beta_1 = I_{E1} \approx I_{C1}$$

$$I_{E2} \approx \beta_2 I_{B2} = \beta_1 \beta_2 I_B$$

برای سبب محدود $\beta = \beta_1 \beta_2$ خواهد بود که بسیار عالی خواهد بود. این سبب میزان جریان دومی را به مقدار زیادی افزایش می دهد.

* در سری 74H00 برای افزایش Fanout در جریان خروجی ترانزیستور Q_3 و به سمت دارنسلیتون می گذارند. برای تخلیه خازن BE در ترانزیستور دوم احتیاج به مقاومتی داریم. در ضمن برای روشن کردن آن باید 0.4 ویر نیز نیاز داریم.



H: high speed


Subject:

Year. Month. Date. ()

* خانواردهٔ Open Collector در TTL

این پلاگمنت pull-up مدار را برداریم

در آنجا به سایر تستهای مدار سپریم (7400 و...) شکل در برد حالت یک wired-AND را می سازد.



Subject:


Year. Month. Date. ()

1-
* دیود شتابی




این دیود برای نیمی از P در دیود شتابی استفاده می شود. این اسم از روی
دیود معمولی به دیود شتابی تبدیل می شود. این اسم از روی
میدرخ این دیود گرفته شده است (Schottky).

PN Junction




$$V_{BE(on)} = 0.7V$$

MN Junction




$$V_{BE(on)} = 0.3V$$

* خانواده های مبتنی بر TTL ترانزیستور به اشتباه می خوانند و ما را زیاد می روی خازن V_{BE} اینها
نشان می دهد. برای جلوگیری از روشن ترانزیستور به اشتباه راه زیر پیشنهاد شده است:



این کار مانع اشتباه همین
ترانزیستور می شود و در نتیجه
ترانزیستور شتابی تبدیل می شود.

حالت:



با روشن شدن دیود شتابی، ولتاژ در سر آن همواره
0.3V خواهد ماند. در V_{CE} کمتر از آن نخواهد شد و
به 0.2V خواهد رسید پس ترانزیستور به اشتباه نخواهد
رسید.

* خانواده STTL


با استفاده از ترانزیستور شتابی و با افزودن سرعت خانواده STTL معرفی می شود.

لیت پایه آن 74S00 است (لیت NAND در دردی) S: schottkey

چون سرعت بالا مد نظر است و ناحیه سد از ترانزیستور و اولیون استفاده می شود.

Subject:

Year. Month. Date. ()




تخلیل

- ① $V_{in} = 0$ → $Q_1 \sim$ hard on (اشباع نمی شود و تکامل می شود)
 → $Q_2 \sim$ cut off
 → $Q_0 \sim$ on
 → $V_{out} = 1$
- ② $V_{in} = 1$ → $Q_1 \sim$ reverse bias
 → $Q_2 \sim$ on
 → $V_{out} = 0$

خواصیت R_{CD} (Capacitor Discharge) آنرا بین سرعت تخلیه خازن است در اینجا دوند تخلیه از بیش از 0.7 تا 0.7 بجایان مهم است ری خواصیم سرعت آن

عکسیت با بالا برویم. (در حد نانو ثانیه)

$$I = C \frac{dV}{dt}$$



لینکه V_{CE} در ترانزیستورهای سیگنالی از 0.4 بیشتر است برودش تقریبی داریم:


$$V_{BE} \approx 0.8 \text{ V}$$

$$V_{0 \text{ (stuck key)}} = 0.3$$

$$V_{CE} \text{ (hard on)} = 0.5 \text{ V}$$

Subject:

Year. Month. Date. ()



① $V_{in} = 0 \rightarrow Q_1 \sim \text{hard on}$

$Q_D \sim \text{on}$


$$V_{OH} = V_{CC} - 0.7 - 0.7 = V_{CC} - 1.4 \text{ V}$$

\downarrow \downarrow
 Q_1 Q_2

② $V_{in} = 0.9 \text{ V} \rightarrow X = 1.4 \text{ V} \rightarrow Q_4 \cdot Q_2$ روشن شدن

$Q_1 \sim \text{hard on} \rightarrow V_{CE} = 0.5 \text{ V}$

$V_{IH} = 0.9 \text{ V}$



مثال ۱: 7400 پایه ۱ ورودی مقادیر مشخص شده و جریان عبوری آن به جدی می رسد و ولتاژ در مدار آن به حدود ۰.۷ می رسد Q_4 روشن می شود و این عامل شیب بار در VTC بود که در این مدار نماند آن سبب

④ $\rightarrow Q_4 \sim \text{hard on} \rightarrow V_{OH} = 0.5 \text{ V}$

⑤ $\rightarrow Q_2 \sim \text{hard on} \rightarrow 0.8 = V_{BE}$

$Q_4 \sim \text{hard on} \rightarrow 0.8 = V_{BE}$

$Q_1 \sim \text{hard on} \rightarrow 0.5 = V_{CE}$

$V_{IH} = 1.1 \text{ V}$

PAPCO


V_{OH}, V_{IH}

Speed


: STTK

Trade Off

* جمع بندی کلی *



(ECL) Emitter Coupled Logic, *




$V_{in} = 0 \rightarrow$ تفاوت جریان از سمت راست تأمین می شود
 $V_{in} = V_{ref} \rightarrow$ $V_{out 1} = V_{out 2}$
 $V_{in} > V_{ref} \rightarrow$ $V_{out 1} \downarrow$

در این سبک مدار کیفیت کمتری در خروجی می رود
 که برای رفع نویز، لایحه سیستم در دسترس در دسترس و اصلاح بین
 آینه در خروجی آن تأمین ورودی در نظر می آید

Subject:

Year. Month. Date. ()



ولتاژ ایتزر

① $V_{in} \ll V_{ref} \rightarrow V_x = V_{ref} - 0.7$

$V_{out 2} = V_{CC} - R_c \cdot I_{EE}$

$V_{out 1} = V_{CC}$


② $V_{in} = V_{ref} \rightarrow Q_1 \sim on \rightarrow i_1 = i_2 = \frac{I_{EE}}{2} \rightarrow V_{out 1} = V_{out 2}$

$\rightarrow Q_2 \sim off$

حاسب با پتانسیل نسبت به inverter صورت می گیرد.

$V_{IH} = V_{ref} - \epsilon = V_{ref} - 0.05 \text{ v}$

$V_{IL} = V_{ref} + \epsilon = V_{ref} + 0.05 \text{ v}$



* حیوان مدار ساده کرد.
البته فقدان جریان ثابت مشکل است.
نیز به دلیل پیچیدگی این جایگزین کم تر است.

* فرایند معایب

☺ very good performance

☺ low transistor density

☺ very fast $\rightarrow (t_{PD} \approx 1 \text{ ns})$

☺ differential output $\rightarrow (\text{NAND} + \text{AND})$

☺ common mode noise rejection

Subject:


Year. Month. Date. ()

☹ independent transition region \rightsquigarrow independent outputs

☹ Low noise margin \rightsquigarrow $2E = 0.1V$

☹ high power consumption \rightsquigarrow always IEE passes

☹ low voltage swing (without IEE, V_{EE}) \rightsquigarrow $V_{OH} - V_{OL}$




N AND

از inverter شروع می کنیم. nand میسیم پس V_{out1} را در نظر می گیریم. کیفیت
ب ورودی صفر باشد تا خودی 1 شود.

با جهانی کردن ترانزیستور روشن کردن این ترانزیستور کیفیت آ جریان برقرار شود. V_{out1}
افت کند پس NOR می سازیم

سری کردن ترانزیستور مشط تطبیقی V_{OH} و V_{OL} را به دنبال دارد.



\rightsquigarrow NOR